基于 AMD/Xilinx 10G 以太网 MAC IP 开发，MTU 支持高达 9000Bytes 数据传输，标准 AXI4-Stream 接口，支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Zynq 7030/7035/7045/7100, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+, Virtex UltraScale, Kintex UltraScale, Virtex 7, Kintex 7系列 FPGA 器件。10G 万兆以太网以其高带宽和低延迟的特点，能够确保数据的快速传输和实时处理，而 TCP 协议栈更是提高了数据传输的效率和准确性。
为您提供了快速可靠、更低成本和更高性能的解决方案，显著缩短上市时间，适用于高带宽、低延迟和高速数据传输的场景，如数据中心、科研实验、工业自动化、医疗、测试与测量、4K/8K 高清视频传输、电信等领域。
符合 IEEE802.3 标准的 ARP、IPV4、ICMP、TCP 协议栈
支持 TCP/IP 校验和处理，支持 2 TCP 连接
用户接口和 Ethernet MAC+PCS/PMA IP 接口为标准 AXI4-Stream 接口
TCP/IP 协议栈 IP core 内部数据为 8 Bytes 对齐处理
MTU 支持 9000Bytes ~ 64Bytes 数据传输
数据总线宽度 64bit，156.25MHz 时钟
Verilog 代码解决方案
开发工具
10G TCP/IP 协议栈 FPGA IP Core 与用户接口、Ethernet MAC+PCS/PMA IP 接口均为标准的 AXI4-Stream 接口，其中 Ethernet MAC+PCS/PMA 可以是任何第三方 IP，在提供的设计实例中，使用的是 AMD/Xilinx 10G/25G Ethernet Subsystem IP。
TCP/IP 协议栈 IP Core 集成在系统设计中的位置
设计语言
Verilog
开发工具
Vivado 2020.1
支持器件
AMD Kintex 7/Virtex 7 系列
AMD Virtex Ultrascale/Kintex UltraScale 系列
AMD Virtex Ultrascale+/Kintex UltraScale+/Artix UltraScale+ 系列
AMD Zynq 7000 SoC 系列 7030/7035/7045/7100
AMD Zynq UltraScale+ MPSoC/Zynq UltraScale+ RFSoC 系列
IP 资源消耗评估采用 AMD Kintex UltraScale XCKU040 系列 FPGA 开发板，提供了一个功能齐全的设计平台，用于构建以通信为中心的以太网应用。Kintex UltraScale XCKU040 系列 FPGA 开发板提供了一个带有参考设计的开箱即用型硬件平台，可缩短开发时间，让您专注于目标应用。
器件系列
Kintex UltraScale
芯片型号
XCKU040-FFVA1156-2-i
频率 (MHz)
156.25
CLB Regs
9689
CLB LUTs
9853
CLB
1989
BRAM Tile
82
Design Tools
Vivado 2020.1
注：IP 实际逻辑资源消耗受实例化中其他逻辑资源消耗影响
10G TCP/IP 协议栈 FPGA IP Core 主要适用于需要高带宽、低延迟和高速数据传输的场景，如数据中心、科研实验、工业自动化、医疗、测试与测量、4K/8K 高清视频传输、电信等领域。
数据中心网络计算加速
云计算存储
工业自动化
医疗诊断
物联网
网络通信
Copyright © ok138cn太阳集团 All Rights Reserved 沪ICP备13046728号
